llvm/test/CodeGen/AArch64/fast-isel-int-ext.ll

; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 6
; RUN: llc -mtriple=aarch64-apple-darwin -fast-isel -fast-isel-abort=1 -verify-machineinstrs < %s | FileCheck %s

;
; Test that we only use the sign/zero extend in the address calculation when
; necessary.
;
; SHIFT
;
define i64 @load_addr_shift_zext1(i32 %a, i64 %b) {
; CHECK-LABEL: load_addr_shift_zext1:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, uxtw #3]
; CHECK-NEXT:    ret
  %1 = zext i32 %a to i64
  %2 = shl i64 %1, 3
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_shift_zext2(i32 zeroext %a, i64 %b) {
; CHECK-LABEL: load_addr_shift_zext2:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ; kill: def $w0 killed $w0 def $x0
; CHECK-NEXT:    ldr x0, [x1, x0, lsl #3]
; CHECK-NEXT:    ret
  %1 = zext i32 %a to i64
  %2 = shl i64 %1, 3
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_shift_zext3(i32 signext %a, i64 %b) {
; CHECK-LABEL: load_addr_shift_zext3:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, uxtw #3]
; CHECK-NEXT:    ret
  %1 = zext i32 %a to i64
  %2 = shl i64 %1, 3
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_shift_sext1(i32 %a, i64 %b) {
; CHECK-LABEL: load_addr_shift_sext1:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, sxtw #3]
; CHECK-NEXT:    ret
  %1 = sext i32 %a to i64
  %2 = shl i64 %1, 3
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_shift_sext2(i32 zeroext %a, i64 %b) {
; CHECK-LABEL: load_addr_shift_sext2:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, sxtw #3]
; CHECK-NEXT:    ret
  %1 = sext i32 %a to i64
  %2 = shl i64 %1, 3
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_shift_sext3(i32 signext %a, i64 %b) {
; CHECK-LABEL: load_addr_shift_sext3:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ; kill: def $w0 killed $w0 def $x0
; CHECK-NEXT:    ldr x0, [x1, x0, lsl #3]
; CHECK-NEXT:    ret
  %1 = sext i32 %a to i64
  %2 = shl i64 %1, 3
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

;
; MUL
;
define i64 @load_addr_mul_zext1(i32 %a, i64 %b) {
; CHECK-LABEL: load_addr_mul_zext1:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, uxtw #3]
; CHECK-NEXT:    ret
  %1 = zext i32 %a to i64
  %2 = mul i64 %1, 8
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_mul_zext2(i32 zeroext %a, i64 %b) {
; CHECK-LABEL: load_addr_mul_zext2:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ; kill: def $w0 killed $w0 def $x0
; CHECK-NEXT:    ldr x0, [x1, x0, lsl #3]
; CHECK-NEXT:    ret
  %1 = zext i32 %a to i64
  %2 = mul i64 %1, 8
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_mul_zext3(i32 signext %a, i64 %b) {
; CHECK-LABEL: load_addr_mul_zext3:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, uxtw #3]
; CHECK-NEXT:    ret
  %1 = zext i32 %a to i64
  %2 = mul i64 %1, 8
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_mul_sext1(i32 %a, i64 %b) {
; CHECK-LABEL: load_addr_mul_sext1:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, sxtw #3]
; CHECK-NEXT:    ret
  %1 = sext i32 %a to i64
  %2 = mul i64 %1, 8
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_mul_sext2(i32 zeroext %a, i64 %b) {
; CHECK-LABEL: load_addr_mul_sext2:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr x0, [x1, w0, sxtw #3]
; CHECK-NEXT:    ret
  %1 = sext i32 %a to i64
  %2 = mul i64 %1, 8
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}

define i64 @load_addr_mul_sext3(i32 signext %a, i64 %b) {
; CHECK-LABEL: load_addr_mul_sext3:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ; kill: def $w0 killed $w0 def $x0
; CHECK-NEXT:    ldr x0, [x1, x0, lsl #3]
; CHECK-NEXT:    ret
  %1 = sext i32 %a to i64
  %2 = mul i64 %1, 8
  %3 = add i64 %b, %2
  %4 = inttoptr i64 %3 to ptr
  %5 = load i64, ptr %4
  ret i64 %5
}


;
; Test folding of the sign-/zero-extend into the load instruction.
;

; Unscaled
define i32 @load_unscaled_zext_i8_to_i32(i64 %a) {
; CHECK-LABEL: load_unscaled_zext_i8_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldurb w0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = zext i8 %3 to i32
  ret i32 %4
}

define i32 @load_unscaled_zext_i16_to_i32(i64 %a) {
; CHECK-LABEL: load_unscaled_zext_i16_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldurh w0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = zext i16 %3 to i32
  ret i32 %4
}

define i64 @load_unscaled_zext_i8_to_i64(i64 %a) {
; CHECK-LABEL: load_unscaled_zext_i8_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldurb w0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = zext i8 %3 to i64
  ret i64 %4
}

define i64 @load_unscaled_zext_i16_to_i64(i64 %a) {
; CHECK-LABEL: load_unscaled_zext_i16_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldurh w0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = zext i16 %3 to i64
  ret i64 %4
}

define i64 @load_unscaled_zext_i32_to_i64(i64 %a) {
; CHECK-LABEL: load_unscaled_zext_i32_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldur w0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i32, ptr %2
  %4 = zext i32 %3 to i64
  ret i64 %4
}

define i32 @load_unscaled_sext_i8_to_i32(i64 %a) {
; CHECK-LABEL: load_unscaled_sext_i8_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldursb w0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = sext i8 %3 to i32
  ret i32 %4
}

define i32 @load_unscaled_sext_i16_to_i32(i64 %a) {
; CHECK-LABEL: load_unscaled_sext_i16_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldursh w0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = sext i16 %3 to i32
  ret i32 %4
}

define i64 @load_unscaled_sext_i8_to_i64(i64 %a) {
; CHECK-LABEL: load_unscaled_sext_i8_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldursb x0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = sext i8 %3 to i64
  ret i64 %4
}

define i64 @load_unscaled_sext_i16_to_i64(i64 %a) {
; CHECK-LABEL: load_unscaled_sext_i16_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldursh x0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = sext i16 %3 to i64
  ret i64 %4
}

define i64 @load_unscaled_sext_i32_to_i64(i64 %a) {
; CHECK-LABEL: load_unscaled_sext_i32_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldursw x0, [x0, #-8]
; CHECK-NEXT:    ret
  %1 = sub i64 %a, 8
  %2 = inttoptr i64 %1 to ptr
  %3 = load i32, ptr %2
  %4 = sext i32 %3 to i64
  ret i64 %4
}

; Register
define i32 @load_register_zext_i8_to_i32(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_zext_i8_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrb w0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = zext i8 %3 to i32
  ret i32 %4
}

define i32 @load_register_zext_i16_to_i32(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_zext_i16_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrh w0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = zext i16 %3 to i32
  ret i32 %4
}

define i64 @load_register_zext_i8_to_i64(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_zext_i8_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrb w0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = zext i8 %3 to i64
  ret i64 %4
}

define i64 @load_register_zext_i16_to_i64(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_zext_i16_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrh w0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = zext i16 %3 to i64
  ret i64 %4
}

define i64 @load_register_zext_i32_to_i64(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_zext_i32_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr w0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i32, ptr %2
  %4 = zext i32 %3 to i64
  ret i64 %4
}

define i32 @load_register_sext_i8_to_i32(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_sext_i8_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsb w0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = sext i8 %3 to i32
  ret i32 %4
}

define i32 @load_register_sext_i16_to_i32(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_sext_i16_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsh w0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = sext i16 %3 to i32
  ret i32 %4
}

define i64 @load_register_sext_i8_to_i64(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_sext_i8_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsb x0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i8, ptr %2
  %4 = sext i8 %3 to i64
  ret i64 %4
}

define i64 @load_register_sext_i16_to_i64(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_sext_i16_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsh x0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i16, ptr %2
  %4 = sext i16 %3 to i64
  ret i64 %4
}

define i64 @load_register_sext_i32_to_i64(i64 %a, i64 %b) {
; CHECK-LABEL: load_register_sext_i32_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsw x0, [x0, x1]
; CHECK-NEXT:    ret
  %1 = add i64 %a, %b
  %2 = inttoptr i64 %1 to ptr
  %3 = load i32, ptr %2
  %4 = sext i32 %3 to i64
  ret i64 %4
}

; Extend
define i32 @load_extend_zext_i8_to_i32(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_zext_i8_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrb w0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i8, ptr %3
  %5 = zext i8 %4 to i32
  ret i32 %5
}

define i32 @load_extend_zext_i16_to_i32(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_zext_i16_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrh w0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i16, ptr %3
  %5 = zext i16 %4 to i32
  ret i32 %5
}

define i64 @load_extend_zext_i8_to_i64(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_zext_i8_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrb w0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i8, ptr %3
  %5 = zext i8 %4 to i64
  ret i64 %5
}

define i64 @load_extend_zext_i16_to_i64(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_zext_i16_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrh w0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i16, ptr %3
  %5 = zext i16 %4 to i64
  ret i64 %5
}

define i64 @load_extend_zext_i32_to_i64(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_zext_i32_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldr w0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i32, ptr %3
  %5 = zext i32 %4 to i64
  ret i64 %5
}

define i32 @load_extend_sext_i8_to_i32(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_sext_i8_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsb w0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i8, ptr %3
  %5 = sext i8 %4 to i32
  ret i32 %5
}

define i32 @load_extend_sext_i16_to_i32(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_sext_i16_to_i32:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsh w0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i16, ptr %3
  %5 = sext i16 %4 to i32
  ret i32 %5
}

define i64 @load_extend_sext_i8_to_i64(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_sext_i8_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsb x0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i8, ptr %3
  %5 = sext i8 %4 to i64
  ret i64 %5
}

define i64 @load_extend_sext_i16_to_i64(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_sext_i16_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsh x0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i16, ptr %3
  %5 = sext i16 %4 to i64
  ret i64 %5
}

define i64 @load_extend_sext_i32_to_i64(i64 %a, i32 %b) {
; CHECK-LABEL: load_extend_sext_i32_to_i64:
; CHECK:       ; %bb.0:
; CHECK-NEXT:    ldrsw x0, [x0, w1, sxtw]
; CHECK-NEXT:    ret
  %1 = sext i32 %b to i64
  %2 = add i64 %a, %1
  %3 = inttoptr i64 %2 to ptr
  %4 = load i32, ptr %3
  %5 = sext i32 %4 to i64
  ret i64 %5
}