llvm/test/CodeGen/AMDGPU/fp-min-max-num-global-atomics.ll

; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --filter-out "s_setreg_imm32_b32" --version 6
; RUN: llc < %s -global-isel=1 -new-reg-bank-select -mtriple=amdgcn -mcpu=gfx1200 | FileCheck %s -check-prefixes=GCN

declare float @llvm.amdgcn.global.atomic.fmin.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
declare float @llvm.amdgcn.global.atomic.fmax.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)

define amdgpu_cs void @global_atomic_fmin_num_f32_noret(ptr addrspace(1) %ptr, float %data) {
; GCN-LABEL: global_atomic_fmin_num_f32_noret:
; GCN:  ; %bb.0:
; GCN:    global_atomic_min_num_f32 v[0:1], v2, off
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmin.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  ret void
}

define amdgpu_cs void @global_atomic_fmax_num_f32_noret(ptr addrspace(1) %ptr, float %data) {
; GCN-LABEL: global_atomic_fmax_num_f32_noret:
; GCN:  ; %bb.0:
; GCN:    global_atomic_max_num_f32 v[0:1], v2, off
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmax.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  ret void
}

define amdgpu_cs void @global_atomic_fmax_num_f32_rtn(ptr addrspace(1) %ptr, float %data, ptr addrspace(1) %out) {
; GCN-LABEL: global_atomic_fmax_num_f32_rtn:
; GCN:  ; %bb.0:
; GCN:    global_atomic_max_num_f32 v0, v[0:1], v2, off th:TH_ATOMIC_RETURN
; GCN:    s_wait_loadcnt 0x0
; GCN:    global_store_b32 v[3:4], v0, off
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmax.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  store float %ret, ptr addrspace(1) %out
  ret void
}

define amdgpu_cs void @global_atomic_fmin_num_f32_rtn(ptr addrspace(1) %ptr, float %data, ptr addrspace(1) %out) {
; GCN-LABEL: global_atomic_fmin_num_f32_rtn:
; GCN:  ; %bb.0:
; GCN:    global_atomic_min_num_f32 v0, v[0:1], v2, off th:TH_ATOMIC_RETURN
; GCN:    s_wait_loadcnt 0x0
; GCN:    global_store_b32 v[3:4], v0, off
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmin.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  store float %ret, ptr addrspace(1) %out
  ret void
}

define amdgpu_ps void @global_atomic_fmin_num_f32_noret_saddr(ptr addrspace(1) inreg %ptr, float %data) {
; GCN-LABEL: global_atomic_fmin_num_f32_noret_saddr:
; GCN:  ; %bb.0:
; GCN:    v_mov_b32_e32 v1, 0
; GCN:    global_atomic_min_num_f32 v1, v0, s[0:1]
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmin.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  ret void
}

define amdgpu_ps void @global_atomic_fmax_num_f32_noret_saddr(ptr addrspace(1) inreg %ptr, float %data) {
; GCN-LABEL: global_atomic_fmax_num_f32_noret_saddr:
; GCN:  ; %bb.0:
; GCN:    v_mov_b32_e32 v1, 0
; GCN:    global_atomic_max_num_f32 v1, v0, s[0:1]
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmax.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  ret void
}

define amdgpu_ps void @global_atomic_fmin_num_f32_rtn_saddr(ptr addrspace(1) inreg %ptr, float %data, ptr addrspace(1) %out) {
; GCN-LABEL: global_atomic_fmin_num_f32_rtn_saddr:
; GCN:  ; %bb.0:
; GCN:    v_mov_b32_e32 v3, 0
; GCN:    global_atomic_min_num_f32 v0, v3, v0, s[0:1] th:TH_ATOMIC_RETURN
; GCN:    s_wait_loadcnt 0x0
; GCN:    global_store_b32 v[1:2], v0, off
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmin.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  store float %ret, ptr addrspace(1) %out
  ret void
}

define amdgpu_ps void @global_atomic_fmax_num_f32_rtn_saddr(ptr addrspace(1) inreg %ptr, float %data, ptr addrspace(1) %out) {
; GCN-LABEL: global_atomic_fmax_num_f32_rtn_saddr:
; GCN:  ; %bb.0:
; GCN:    v_mov_b32_e32 v3, 0
; GCN:    global_atomic_max_num_f32 v0, v3, v0, s[0:1] th:TH_ATOMIC_RETURN
; GCN:    s_wait_loadcnt 0x0
; GCN:    global_store_b32 v[1:2], v0, off
; GCN:    s_endpgm
  %ret = call float @llvm.amdgcn.global.atomic.fmax.num.f32.p1.f32(ptr addrspace(1) %ptr, float %data)
  store float %ret, ptr addrspace(1) %out
  ret void
}